Ci-dessous, les différences entre deux révisions de la page.
Les deux révisions précédentes Révision précédente Prochaine révision | Révision précédente | ||
bb130:saisie_de_schema [2018/02/21 10:03] lroyer |
bb130:saisie_de_schema [2018/10/03 10:44] (Version actuelle) bb130 |
||
---|---|---|---|
Ligne 1: | Ligne 1: | ||
+ | |||
+ | Bug copier/coller transistors puis changement en version _mis (N.Pillet, oct.18) | ||
+ | | ||
+ | J'ai fais une petite vidéo pour expliquer un bug du kit assez vicieux qui arrive lors de la saisie de schéma et qui peut complétement fausser vos résultats de simulation. | ||
+ | |||
+ | https://atrium.in2p3.fr/ded1cf97-3d9f-4b9c-a3e9-7245c837828b | ||
+ | |||
+ | Ce bug a été découvert par Xiaochao et Rachid de l'IPHC, merci à eux. | ||
+ | |||
+ | A+ | ||
+ | |||
+ | Nico | ||
+ | |||
+ | Règles de saisie de schéma | ||
+ | |||
*Librairie:\\ Les noms des librairies doivent être le plus simple possible, sans abréviation et écrit en minuscule (amplificateur par exemple).\\Les mêmes règles s’appliquent au nom des cellules. On veillera à une notation chronologique de ces dernières (amplificateur01, amplificateur 02, etc...).\\ On utilisera les catégories lors du design de brique complexe (par exemple un adc) afin que le designer puisse facilement identifier toute cellule appartenant à la brique en question.\\ Les librairies ne doivent pas faire appel à des blocs en dehors de leur propre librairie (quitte à avoir plusieurs fois le même bloc dans le projet).\\Les bancs de test des cellules devront être intégrés dans les librairies des cellules concernées et non dans une librairie à part. | *Librairie:\\ Les noms des librairies doivent être le plus simple possible, sans abréviation et écrit en minuscule (amplificateur par exemple).\\Les mêmes règles s’appliquent au nom des cellules. On veillera à une notation chronologique de ces dernières (amplificateur01, amplificateur 02, etc...).\\ On utilisera les catégories lors du design de brique complexe (par exemple un adc) afin que le designer puisse facilement identifier toute cellule appartenant à la brique en question.\\ Les librairies ne doivent pas faire appel à des blocs en dehors de leur propre librairie (quitte à avoir plusieurs fois le même bloc dans le projet).\\Les bancs de test des cellules devront être intégrés dans les librairies des cellules concernées et non dans une librairie à part. | ||
Ligne 7: | Ligne 22: | ||
*De même pour les références des alimentations on utilisera VSSA, VSSD, VSSXX...\\ Les noms des signaux digitaux devront être formatés comme suit D_nomdusignal. | *De même pour les références des alimentations on utilisera VSSA, VSSD, VSSXX...\\ Les noms des signaux digitaux devront être formatés comme suit D_nomdusignal. | ||
*Pour les signaux digitaux, il est demandé de faire suivre le nom d’un b si ce dernier est actif à l’état bas. | *Pour les signaux digitaux, il est demandé de faire suivre le nom d’un b si ce dernier est actif à l’état bas. | ||
- | Le designer portera en annotation sur le schéma toute information nécessaire à la bonne prise en main de la brique (les valeurs des courants de polarisations par exemple). | + | *Le designer portera en annotation sur le schéma toute information nécessaire à la bonne prise en main de la brique (les valeurs des courants de polarisations par exemple). |
* Layout | * Layout |